Patent number:

JP3249625

Publication date:

1991-11-07

Inventor:

YANAI KENICHI; KAWAI SATORU; NASU YASUHIRO;

KOBAYASHI MASAAKI

Applicant:

FUJITSU LTD

Classification:

- international:

G02F1/133; G02F1/1333; G02F1/136; G09F9/00

- european:

Application number: JP19900048966 19900227 Priority number(s): JP19900048966 19900227

Report a data error here

Abstract of JP3249625

PURPOSE:To repair a defect without causing neither an increase in parasitic capacity nor a decrease in opening rate by preparing a specific thin film transistor(TFT) for repair in advance and connecting the TFT for repair to the removal track of a defective TFT. CONSTITUTION:A semiconductor substrate is stuck on a support substrate 11 across an insulating thin film 12 previously and made into a thin film. Then while a semiconductor thin film 14 is used as an operating semiconductor layer, a thin film transistor(TFT) and connection pads 15 led out of a gate electrode G, a source electrode S, and a drain electrode D are formed. Further, the TFT and the support substrate on the reverse surface of a connection pad formation area are removed to obtain the TFT for repair. Then an active matrix substrate 2 is inspected and when a defect of the TFT is detected, the defect is removed and the TFT 1 for repair is connected to the removal track. Consequently, the defect of the active matrix liquid crystal substrate can be repaired without causing neither the increase in the parasitic capacity nor the decrease in the opening rate.

⑩日本国特許庁(JP)

①特許出願公開

@ 公開特許公報(A)

平3-249625

®Int. Cl. 5		識別記号	庁内整理番号	@公開	平成3年(199	91)11月7日
G 02 F	1/136 1/133 1/1333	5 0 0 5 5 0 5 0 0	9018—2K 7709—2H 7724—2K			
G-09 F	9/00	3 5 2	6447—5G 審査請求	え 未請求	請求項の数 2	(全5頁)

50発明の名称 アクテイプマトリクス基板の欠陥修復方法

②特 願 平2-48966

②出 顯 平2(1990)2月27日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 井 @発明者 梁 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 @発明者 Ш 井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 安 宏 @発 明 者 那 須 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 正 明 @発 明 者 林

创出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明 細 書

1. 発明の名称

アクティブマトリクス基板の欠陥修復方法

2. 特許請求の範囲

(1) 予め支持基板(11)上に絶縁性薄膜(12)を介して貼者された半導体薄膜(14)を動作半導体層として構成され、且つ、各電極から導出された電極パッド(15)を具備する修復用薄膜トランジスタ(1)を形成し、更に、該修復用薄膜トランジスタ形成領域裏面の支持基板を除去してなる修復用モジュール基板(3)を準備しておき、

表面に表示電極をマトリクス状に配列するとともに、該表示電極対応に確整トランジスタを設けたアクティブマトリクス基板 (2)を検査し、検出された不良の確膜トランジスタを除去し、該除表した確膜トランジスタの除去跡に前紀体復用確 膜トランジスタを前記電極ペッドを介して接続することを特徴とするアクティブマトリクス基板の欠陥作復方法。

(2) 予め支持基板(11)上に貼着された半導体薄膜(14)を動作半導体層として構成され、且つ、修復すべきアクティブマトリクス基板上の薄膜トランスタに対応した寸法関係をもって各電極から移出された電極ペッド(15)を具備する複数個の修復用薄膜トランジスタ(1)を有するとともに、前記支持基板には該修復用薄膜トランジスタを分離するための切除部を設けてなることを特徴とするアクティブマトリクス基板の欠陥修復用モジュール基板。

3. 発明の詳細な説明

(概要)

画素対応に駆動用の譲渡トランジスタを設け、 これのスイッチング作用を用いて液晶セルへのな 圧書を込みと保持動作を行なうアクティブマトリ クス型表示装置の欠陥修復方法に関し、

客生容量を増大および関口率を低下を招くことなく、アクティブマトリクス型被品表示装置の欠 陥体復を可能ならしめる薄膜トランジスタを提供

持開平3-249625(2)

することを目的とし、

Ŝ,

(産業上の利用分野)

本発明は、画素対応に駆動用の確康トランジスタを配数し、これのスイッチング作用を用いて液晶セルへの電圧書き込みと保持動作を行なうアクティブマトリクス型表示装置の欠陥修復方法に関

(従来の技術)

従来のアクティブマトリクス型被品表示パネル に点欠陥が生じた場合の修復方法は、衝素ごとに 複数個の薄膜トランジスタを配数しておくという 冗長様成をとることによって行なわれていた。

即ち、第4図に示すように、マトリクス状に配列した多数の苦素のそれぞれに対し、複数個(図には2個の例を示す)の苦素駆動用の確談トランジスタ T を設け、欠陥が生じた確認トランジスタを切断分離し、残りの確談トランジスタで苦素の駆動を行なっていた。

なお、同図のBは表示電極、SBはスキャンパス、DBはデータバスである。

[発明が解決しようとする課題]

上記従来の冗長排収を用いた欠陥修復法では、 欠陥を生じた確康トランジスタを同定することが 困難であること、次に、本来1個で駆動可能な確 膜トランジスタTを各国常ごとに複数個数けるた め、寄生容量が大きくなり、更には閉口率が小さ する.

アクティブマトリクス型衷示装置は単純マトリクス型表示装置とともに、 薄型の情報端末用表示 装置として使用されており、表示媒体としては液 品が使用されている。

ここで両者の特性を比較するとアクティブマトリクス型は多数ある画素をそれぞれ単独に駆動するのと同様の動作をさせることができ、そのため表示を置の増大に伴ってライン数が増加してものなった。なが、コントラストの低下や視野角の現象をたすなどの問題が生じない。このためアクティブでよりクス型液晶表示装置は降極線管(CRT)並みのカラー表示が得られ、薄型のフラットディスアレイとして用途を広げつある。

しかし、アクティブマトリクス型表示装置では 各箇素ごとにスイッチング素子を形成する必要が あるため、素子飲が膨大な飲となり、しかも構造 が複雑なため製造歩智りが低下し、コストが高く なるといった問題がある。

くなるなどの問題があった。

本発明は、寄生容量の増大および閉口率の低下 を招くことなく、アクティブマトリクス型液晶表 示装置の欠陥修復を可能ならしめるアクティブマ トリクス型液晶表示装置の欠陥修復方法を提供す ることを目的とする。

(課題を解決するための手段)

本発明を第1図および第2図により説明する。 第1図は第2図のI-I矢視部断固を示す図で、 第2図は本発明に係る修復用薄膜トランジスタ1 個分を示す平面図である。

間図の1は修復用譲渡トランジスタ、2はアクティブマトリクス各板である。

予め支持基板11上に、絶縁性確膜12を介して半 事体基板を貼着し、これを確膜化する。この半導 体確膜14を動作半導体層として確膜トランジスタ と、この確膜トランジスタのゲート電極 G. ソー ス電極 S およびドレイン電極 D から導出された接 続パッド15を形成する。更に、この確膜トランジ

特朗平3-249625(3)

スタおよび接続パッド形成領域裏面の支持基板を除去して、本発明に係る修復用環膜トランジスタ 1 が得られる。ここで、接続パッド15裏面は絶縁 性確膜12を除去してもよい。

一方、アクティブマトリクス基板2は、通常のものと同様に、ガラス基板のような機能性基板21 表面に、表示電極(図示せず)をマトリクス状に配列するとともに、協設示電極対応に薄膜トランジスタ(図示せず)を設けてある。このアクティブマトリクス基板2を検査し、薄膜トランジスタの不良が検出された場合には、それをレーザービーム等を用いて除去する。

次いで、上記アクティブマトリクス基板 2 上の 環膜トランジスタの除去跡に、前記修復用寝膜ト ランジスタ 1 をに接続する。それには、前記電極 パッド15をアクティブマトリクス基板 2 の対応する を接続電極22に重ね、両者を接続する。

なお、上記接続電極22は、アクティブマトリクス基板2上に接続専用の電極を敷けておいてもよく、あるいは、除去した不及復興トランジスタの

各電極が接続していたゲートパスライン、ドレイ ンパスラインおよび表示電極の所定の場所を用い でもよい。

また、接続パッド15と接続電優22の接続は、レーザビームを照射する方法や超音波を当てることにより、容品に実施できる。

最後に修復用課題トランジスタ1を、支持基板 11からレーザビームなどを用いて切り離す。

〔作 用〕

このように、修復用確譲トランジスタを用いた アクティブマトリクス基板の欠陥修復方法によれ ば、アクティブマトリクス基板上の各面素には、 駆動用の確膜トランジスタを各1個のみ設ければ よい。従って、欠陥薄膜トランジスタを容易に検 出することができる。

また、通常の冗長様成で問題となる複数の薄膜 トランジスタが正常部に設けられていることによる寄生容量の増大および関口率の減少を抑えるこ とができる。

〔実 施 例〕

r

1

以下本発明の一実施例を第3回を用いて説明する。

本実施例は、絶縁膜上に単結晶Si薄膜を形成したSOI (Silicon On Insulator) 基板を形成する技術を利用したもので、例えばウエーハ張り合わせ法(日経マイクロデバイス88年3月号、82~98頁) やグラフォエピタキシー法等を用いることができる。

本実施例では、シリコンウェーへ上に形成した 約4μmの厚さのSiの膜を介して、約0.5 μmの厚さのSi薄膜を形成し、このSOI基板 を用いて、多数の修復用確膜トランジスタを具備 する修復用でジュール基板を作製する。そしてこ の修復用確膜トランジスタを、アクティブマトリ クス基板上の欠陥障膜トランジスタを除去した時 に接続して、欠陥修復を行なう。

即ち、第3図(A)に示すように、支持基板として Si基板11を用いる。このSi基板11を固を酸化 して厚さ約4μmのSiО。膜12を形成する。 次いで、このSIO: 膜12上にSi 単結晶基板 をウエーハ張り合わせ法を用いて張り合わせたの ち、Si 単結晶基板の厚さを研磨およびエッチン グにより被じ、厚さ約0.5 pmのSi 薄膜14を 形成する。

次いで第3図凶に示すように、上記Si確膜14を観状に除去して、Si確膜14の小片をマトリクス状に残留させる。そして、それぞれを用いて確膜トランジスタを形成する。図の15は接続パッド、Cはゲート電極、Sはソース電極、Dはドレイン電極である。また、Si確膜14には41~42の3つの領域を描いてあるが、これらはそれぞれ高抵抗のチャネル領域41と、n型不能物を導入したn。型のソースおよびドレイン領域42.43である。

上記ゲート電極G. ソース電極Sおよびドレイン電極Dは、それぞれ対応する領域41.42.43からSi 薄膜14の小片の外まで延長し、その上に接続パッド15を形成する。

次いで、SI基板IIの裏面からCF。+O。を 反応ガスとするプラズマエッチングを行ない、第

特開平3-249625 (4)

3 図(C)に示すように、上記課題トランジスタとその接続用パッドを形成した領域裏面のSI基板11を除まする。

以上で本発明に係るアクティブマトリクスの欠 陥値復用の審膜トランジスタ1が完成する。

以上述べた本実施例では、第3図句に示すように、メッシュ状のS!基板11の各関口部に、修復用薄膜トランジスタ1がそれぞれ1個ずつ支持された修復用モジュール基板3が得られる。

この修復用課題トランジスタを、アクティブマトリクス基板中の欠陥課題トランジスタを除去した略に位置合わせしたのち、超音被やレーザビームを用いて接続パッド15をアクティブマトリクス基板の所定の部位に接続(前記第1回参照)した後、接続した修復用課題トランジスタ1を修復用モジュール基板3から切り離す。

以上述べた本実施例によれば、アクティブマト リクス基板に欠陥薄膜トランジスタがあっても、 容易に修復できる。そのため冗長構成を探る必要 がなく、各画彙に薄膜トランジスタを1個のみ配 設すればよいので、欠陥箇所の同定も容易となる ばかりでなく、寄生容量の増大も防止できる。

なお、支持基板11は上記一実施例ではSi基板を用いた例を説明したが、Si基板を用いればSi単結晶基板と膨張係数等種々の性質が一致するので、製造工程が容易となる利点を有するが、必ずしもSi基板に限定する必要はなく、ガラス基板のような絶縁性基板を用いてもよい。

また、動作半導体層となる半導体薄膜14のスターティング材料をSi単結晶基板としたが、多結晶基板であっても、非晶質基板であってもよく、またSi以外の半導体であってもよく、アクティブマトリクス基板の構成との関係を考慮して選択すべきものである。

(発明の効果)

以上説明した如く本発明によれば、アクティブマトリクス基板中の欠陥薄膜トランジスタを容易に検出した上で、欠陥の修復が行なえる上に、復数個の譲膜トランジスタを各箇素に扱けることに

よる寄生容量の増大も生じないため、表示特性を 劣化させずに製造参習りを向上させることができ る。


4. 図面の簡単な説明

第1回および第2回は本発明の構成就明函、 第3回は本発明の一実施例裁明函、

第4回は従来の問題点説明密である。


図において、1は修復用環膜トランジスタ、2はアクティブマトリクス落板、3は修復用モジュール落板、11は支持落板(Si 落板)、12は絶縁性環膜(Si O。環膜)、14は半導体環膜(Si 単結品環膜)、15は接続パッド、22は接続電極、Gはゲート電極、Sはソース電極、Dはドレイン電極を示す。


代理人 弁理士 井 桁 食 一





本発明の構成説明図第1図


特開平3-249625 (5)











本羟明一实施例説明图 第3图(402)